BiNary NEURal NetwOrks based oN CMOS/RRAM Hybrid archItecture and Logic in Memory Concept for Sensor Fusion Application
Réseau Neuronal Binaire à base d’architecture hybride de mémoires intégrant des fonctions de calcul (CMOS/RRAM) pour la fusion de capteurs
Project main objective: NEURONIC aims at the fabrication of a neural network hardware accelerator associating CMOS circuitry and fully embedded Resistive Memory (RRAM). This digital accelerator will perform inference using a revolutionary “XNOR-NET” concept based on logic in memory computing, with record-breaking low energy consumption.
Partners:
- Centre de nanoscience et de nanotechnologie (C2N), UMR 9001, CNRS / Université U. Paris-Saclay.
Contact: Prof. Jacques-Olivier Klein (coordinator). - Laboratoire d’électronique et de technologie de l’information du commissariat à l’énergie atomique et aux énergies alternatives, (CEA-LETI).
Contact: Dr Elisa Vianello - Institut Matériaux Microélectronique Nanosciences de Provence (IM2NP), UMR CNRS 7334, Aix-Marseille Université, Univ. de Toulon.
Contact: Dr Marc Bocquet.
Projet [Publications]